中国的存储芯片制造商长鑫存储（CXMT）最近宣布了其下一代DRAM内存技术的重大进展，计划在2026年底之前推出基于4F²存储单元架构的服务器DDR5注册内存条（RDIMM）。鉴于三星电子原本预计在2028年左右才会推出类似的技术，这一时间表引发了一些乐观预期，认为长鑫存储或许在特定的DRAM架构上能够领先其韩国竞争对手近两年。然而，华尔街的分析师对此持谨慎态度。投资机构Rosenblatt指出，当前阶段将长鑫存储的技术进展视为决定性的领先，显然为时尚早。美国银行则进一步强调，美国对先进半导体制造设备的出口限制，可能让长鑫存储不得不更多地依赖存储单元的结构创新，而非简单依靠精细化的光刻工艺来缩小芯片面积。
这一讨论的核心并不在于长鑫存储是否在技术上取得了进展，而在于其所公布的技术路线能否真实有效地转化为稳定、低成本并能大规模交付的商业产品。在DRAM行业，产品发布、工程验证、客户认证与实现大规模量产各个阶段并非等同。根据Wccftech的报道，长鑫存储的总裁曹恺在上海举办的集成芯片与Chiplet会议上详细介绍了其4F² DRAM技术的进展，并清晰表示计划在2026年底前推出基于该结构的服务器DDR5 RDIMM产品。如果这一计划能够如期完成，长鑫存储将有机会率先将新型存储单元架构引入服务器内存市场。
然而，截至目前，长鑫存储仍未公布其新产品的具体性能规格、最终工作频率、容量、量产良率以及客户认证情况。因此，目前尚无法单凭发布日期判断其在性能、成本和可靠性等方面是否能够全面与三星、SK海力士及美光的产品形成竞争。4F²技术旨在提升DRAM存储的密度，要理解它的原理，首先需要熟悉传统DRAM存储单元的基本构造。现代DRAM通常采用1T1C架构，即每个存储单元由一个晶体管和一个电容构成，前者负责数据的读写，后者则存储电荷以象征数据。大量存储单元在由字线和位线构成的阵列中排列，构成了内存芯片的核心部分。 球友体育
在传统的6F²布局中，一个存储单元的理论占地面积为6F²，而4F²布局则试图将这一面积压缩到4F²。这一目标通过重新设计晶体管和互连结构的排列方式实现：在4F²布局中，晶体管沿垂直方向排列，而不是仅在平面上展开。相同特征尺寸下，4F²存储单元的理论面积比6F²减少约三分之一，这意味着如果外部电路及制造条件允许，芯片能够在相同面积下容纳更多的存储单元，或在同等存储容量下减小芯片面积。然而，值得注意的是，单元面积缩小三分之一并不一定意味着整颗DRAM芯片的成本和性能均会相应降低。存储阵列只是芯片的一部分，外围电路、读写电路、冗余单元及其他结构必然占据一定面积，最终的成本和密度效率将深受工艺整合、制造良率与产品设计的影响。
长鑫存储所采用的方案被称为垂直环绕栅极（Vertical Surrounded Gate，简称VSG）晶体管，其晶体管沟道垂直排列，这种结构有助于改善栅极的控制力并减少漏电的发生。这使得制造商在进一步缩小单个存储单元面积方面取得了可能的进展。实际上，长鑫存储对于这一领域的研究并非登场不久。公开资料显示，该公司已在4F²架构上进行了多年的研发，发表了多项相关技术论文和专利。2023年，公司还曾展示过使用该架构构建的8Gb完整存储阵列的研究成果。公司表示，围绕4F²技术，现已累计获取300多个专利族。这些成就显示，4F²技术并非只停留在理论水平，但从研究样品到成熟的商业化DRAM产品之间，仍然存在显著的距离。真正的挑战在于，如何在高密度结构中保持电气特性的稳定，并确保芯片在大规模生产时的良率。
美国银行的分析师们指出，长鑫存储推动4F²技术的原因，部分是因为中国在获取先进半导体制造设备上的限制。在先进光刻设备遭遇出口管制后，中国的存储芯片企业愈加困难，无法仅依靠不断缩小工艺尺寸来提高存储密度，因此更倾向于通过改变存储单元的结构来寻找突破。在DRAM制造中，工艺微缩和结构创新是两条既相互关联又有区别的技术路径。工艺微缩主要是通过减少关键结构的尺寸，来提高单位面积内存储单元的数量，而4F²则重点创新存储单元的结构，以在相同特征尺寸下尽量减少单元的理论占地面积。二者并非对立，而是可以相辅相成的。 球友体育
尽管长鑫存储当前在制造能力上与国际顶尖厂商仍有差距，其预计的4F²产品将基于其现有的15纳米级DRAM工艺平台，三星等公司则早已向更先进的10纳米级工艺迈进。因此，即使长鑫存储能够率先将4F²产品推向市场，仍然无法保证在所有工艺指标上实现全面领先。尽管在存储单元结构上可能确有进展，但其在解决制造精度、外围电路、芯片性能及整体成本等诸多问题上仍面临挑战。
留言框-
